ザイリンクス株式会社 ザイリンクスが DAC に復帰、「All Programmable なこの時代になぜ ASIC ?」と問題提起

ザイリンクスが DAC に復帰、
「All Programmable なこの時代になぜ ASIC ?」と問題提起

ザイリンクスが 2002 年以来の出展、FPGA の All Programmable デバイスへ
の変遷とASIC からの移行を橋渡しする Vivado Design Suite を展示

ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDAQ : XLNX) は5 月 23 日 (米国時間)、米国サンフランシスコで 2012 年 6 月 3 ～ 7 日に開催される Design Automation Conference (DAC) に参加し、11 年振りとなるブース展示を行い新しい Vivado(TM) Design Suite をデモンストレーションすると発表した。特定用途向けデバイスでは相当のコストとリスクをともない、生産数量が非常に多いごく一部の製品でなければ適さなくなっているなか、コストや消費電力、性能、集積度といった厳しい製品要件に対応可能なプログラマブル プラットフォームが唯一の現実的な選択肢となっている。このような状況下では、「All Programmable なこの時代になぜ ASIC ?」という問題提起を行う。

イベント :
第 49 回 Design Automation Conference (DAC) 2012

場所 :
米国カリフォルニア州サンフランシスコ、モスコーニ センター、ブース #730

日時 :
展示 : 2012 年 6 月 4 ～ 6 日
コンファレンス プログラム : 2012 年 6 月 3 ～ 7 日

ザイリンクスは、28nm においてこれまでのプログラマブル ロジックにとらわれない、All Programmableデバイスの開発によって従来のプログラマブル ロジックの枠をはるかに超え、ハードウェアおよびソフトウェアでのプログラマブル性を実現し、デジタルとアナログによるミックスド シグナル機能を導入したほか、モノリシック デバイスおよびマルチ ダイ 3D IC 内部でのプログラマブル インターコネクトを新たな水準へ引き上げることに成功した。新たに開発された Vivado Design Suite は、今後 10 年の All Programmable デバイスを用いたデザインを可能にするだけでなく、ASIC 世界からの移行を強力にサポートするツールである。Vivado Design Suite はシステムおよびIP を中核とする次世代デザイン システムであり、システム レベルのインテグレーションおよびインプリメンテーションにともなう生産性のボトルネックを解消する。ザイリンクス ブースでは、Vivado Design Suite がプログラマブル デザインの生産性を最高で 4 倍まで向上させるとともに、最も高度に統合されたハードウェアおよびソフトウェア プログラマブル デザインの開発コストと開発期間をいかに縮小するかを紹介する。また、Vivado Design Suite が IP メタデータ、IP インターフェイス、デザイン ツールにおいて、ASIC でのデザイン標準をサポートしている点や、ザイリンクス アライアンス プログラムの各社より幅広く提供される IP コアやデザイン ツール ソリューションについても解説する。

ザイリンクスのエキスパートにおけるブースでのデモ実演や、テーマを深く掘り下げたテクニカル セッション、コンファレンス パネルの詳細は次の通りである。

■ブース内テクニカル セッション
参加のお申し込みは japan.xilinx.com/DAC2012 で席を予約することができる。

・Vivado Design Suite の概要 :
新しい Vivado Design Suite はデザインのインテグレーションとインプリメンテーションを従来のフローと比べて最大 4 倍に加速し、デザインの簡略化と柔軟なデザイン環境の自動化によってコストを削減する。

・IP コアとシステムを中核とする Vivado デザイン :
Vivado Design Suite は IP とシステムを中核とするデザイン環境であり、Vivado IP インテグレーターと Vivado IP パッケージャーで構成される。Vivado IP インテグレーターはインタラクティブなデザイン環境で、ザイリンクスおよびサードパーティ製の IP コア、カスタム IP コアをインターフェイス レベルのコネクションを用いてグラフィカルに接続することができ、階層システムの構築と検証を可能にする。また、Vivado IP パッケージャーでは、ザイリンクスやサードパーティ、エンドユーザーのカスタム IP のコア デザインやモジュール デザイン、または完成したデザインを、あらゆる制約やテスト ベンチ、ドキュメンテーションとともにパッケージ化することができる。

・Vivado 高位合成 :
Vivado 高位合成は、C や C++、SystemC で記述されたデザインを FPGA でのデザイン用に直接取り込めるため、手動で RTL を作る必要がなく、デザインのインプリメンテーションを加速する。

・Vivado インプリメンテーションとアナリシス :
Vivado Design Suite はツール間でメモリ共有が可能な拡張モデルであり、デザイン ソース、配線ビュー、階層ブラウザ、デザイン レポート、メッセージ、フロア プラン、デバイス エディタ ビューの間でクロス プロービングを広範に行えるアーキテクチャになっている。他に類を見ないこの特徴によって、グラフィカルなフィードバックが可能になり、デザインの各段階における問題を発見できるため、デバッグとタイミング クロージャをより高速に行える。

■ブース内展示デモンストレーション
ザイリンクスは、Vivado Design Suite のデモンストレーションとして、
Zynq(TM)-7000 エクステンシブル プロセッシング プラットフォーム、あるいは 3D IC である Virtex(R)-7 2000T デバイスを用いたハードウェア プラットフォームにおいて次の各機能の紹介を行う。

・Vivado IP インテグレーター :
インタラクティブなデザインおよび検証環境で、ザイリンクスやサードパーティ、ユーザーのカスタム IP コアを、インターフェイス レベルのコネクションを用いてグラフィカルに接続することにより、階層システムの構築と検証を可能にする。

・Vivado フロー インプリメンテーション :
Vivado Design Suite では、消費電力やタイミング、リソース利用といった重要な測定項目を早い段階から利用でき、デザインが精緻化から合成、配置、ルーティングへと進むにつれてより正確な数値を得ることができる。

・Vivado 高位合成 :
Vivado 高位合成は、C や C++、SystemC で記述したデザインを FPGA でのデザイン用に直接取り込めるため、手動で RTL を作る必要がなく、デザインのインプリメンテーションを加速する。

■ザイリンクスが参加するコンファレンス
6 月 5 日 (火)
・「Variation Aware 28nm Design Implementation」
スーレッシュ レイマン (CAD エンジニア スタッフ)
午後 12:30 ～ 1:30、ルーム 105、ポスター セッション #2U

・「Will Your Next ASIC Ever be an FPGA?」
ブレント プリツバス (FPGA プロダクト ライン担当ディレクター)
午後 4:00 ～ 6:00、ルーム 305、パネル、セッション #13

6 月 6 日 (水)
・「High-Level Synthesis Production Deployment: Are We Ready?」
ヴィノッド カサイリ (ディスティングィッシュト エンジニア)
午前 9:00 ～ 10:30、ルーム 305、パネル、セッション #19

・「Town Hall: Dark Side of Moore’s Law」
スティーブ グレイザー
(コーポレート ストラテジ担当シニア バイスプレジデント)
午前 9:15 ～ 10:15、パビリオン パネル、ブース #310

・「FPGA based ASIC prototyping」
ラミネ ローン (ツール プロダクト マーケティング担当ディレクター)
午後 12:30 ～ 1:30、ルーム 105、ポスター セッション #6U

・「Hardware-Assisted Prototyping and Verification: Make vs. Buy?」
オースティン レシア (プリンシパル エンジニア)
午後 4:30 ～ 5:15、パビリオン パネル、ブース #310

6 月 7 日 (木)
・「Is 3-D Ready for the Next Level?」
リアム メイデン
(FPGA開発およびシリコン テクノロジ担当コーポレート バイスプレジデント)
午前 9:00 ～ 10:00、ルーム 305、パネル、セッション #37

■ザイリンクスについて
ザイリンクスは、ハードウェアおよびソフトウェアのプログラマビリティを可能にするだけでなく、デジタルおよびアナログ ミックスド シグナルの機能の実装、そしてモノリシックおよびマルチ ダイ 3D IC 双方における新しいレベルのプログラマブル インターコネクトを実現する、従来のデバイスの枠を超えた All Programmable テクノロジおよびデバイスの世界的なリーディング プロバイダーである。業界をリードするこれらデバイスを次世代設計環境および IP と共に提供することで、プログラマブル ロジックからプログラマブル システム インテグレーションまで、幅広いユーザー ニーズに応える。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。

※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Zynq、Vivado、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。